Pat

J-GLOBAL ID：201803020570879681

可変遅延回路

Inventor： 中野 慎介 ,  野河 正史 ,  野坂 秀之 ,  田中 友規 ,  岸根 桂路
Applicant, Patent owner： 日本電信電話株式会社 ,  公立大学法人 滋賀県立大学
Agent (3)： 山川 茂樹 ,  小池 勇三 ,  山川 政樹
Gazette classification：公開公報
Application number (International application number)：2017011812
Publication number (International publication number)：2018121224
Application date： Jan. 26, 2017
Publication date： Aug. 02, 2018
Summary：

【課題】遅延量を変化させた場合でも、出力信号の直流動作点を一定に保つ。【解決手段】可変遅延回路は、差動出力端子OUTP,OUTNと接地との間に定電流を流す電流源ISと、差動信号を入力とし、差動出力端子OUTP,OUTNと電流源ISとの間に挿入される差動対トランジスタM1,M2と、差動出力端子OUTP,OUTNと電流源ISとの間に差動対トランジスタM1,M2と並列に挿入され、外部から入力される制御電圧Vctlに応じて自身に流れる電流が変化する電流バイパス回路とを備える。電流バイパス回路は、ゲートに制御電圧Vctlが印加され、ドレインが差動出力端子OUTP,OUTNに接続され、ソースが電流源ISに接続された1対のトランジスタM3,M4から構成される。【選択図】 図1

Claim (excerpt)：

第1の差動信号を入力する一対の差動入力端子と前記第1の差動信号に応じた第2の差動信号を出力する一対の差動出力端子とに接続された差動対トランジスタと、 前記差動対トランジスタと接地との間に設けられた定電流源と、 前記差動出力端子と前記定電流源との間に前記差動対トランジスタと並列に挿入され、外部から入力される制御電圧に応じて自身に流れる電流が変化する電流バイパス回路とを備えることを特徴とする可変遅延回路。

IPC (3)：

H03K 5/13 ,  H03F 3/45 ,  H03H 11/26

FI (3)：

H03K5/13 ,  H03F3/45 Z ,  H03H11/26 B

F-Term (27)：

5J001AA05 ,  5J001BB25 ,  5J001CC03 ,  5J098AA03 ,  5J098AA11 ,  5J098AB03 ,  5J098AB12 ,  5J098AC04 ,  5J098AC09 ,  5J098AC13 ,  5J098AC14 ,  5J098AC22 ,  5J098AD03 ,  5J098FA02 ,  5J500AA01 ,  5J500AA12 ,  5J500AC98 ,  5J500AF09 ,  5J500AH10 ,  5J500AH25 ,  5J500AK02 ,  5J500AK05 ,  5J500AK12 ,  5J500AT02 ,  5J500AT06 ,  5J500DN23 ,  5J500DP02