Art

J-GLOBAL ID：201902213844489083   Reference number：19A0636205

Optimization of the Load Balancing Policy for Tiled Many-Core Processors

タイル付き多コアプロセッサのための負荷バランスポリシーの最適化【JST・京大機械翻訳】

Author (3)： Liu Ye (Graduate School of Informatics, Nagoya University, Nagoya, Japan) ,  Kato Shinpei (Graduate School of Information Science and Technology, The University of Tokyo, Tokyo, Japan) ,  Edahiro Masato (Graduate School of Informatics, Nagoya University, Nagoya, Japan)
Material： IEEE Access
Volume： 7  Page： 10176-10188  Publication year： 2019 
JST Material Number： W2422A  ISSN： 2169-3536  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： Tiled many-core processors (i...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A0636205&from=J-GLOBAL&jstjournalNo=W2422A") }}

Thesaurus term： *load sharing ,  interconnection ,  penalty ,  operating system ,  *arithmetic processor ,  multithread ,  application program ,  scheduling ,  *optimization ,  network ,  thread ,  multi-core processor ,  *modification
Semi thesaurus term： 性能劣化 ,  キャッシュミス ,  軽量 , 【Automatic Indexing@JST】

JST classification (2)： Pattern recognition  (JE07000S) ,  Graphic and image processing in general  (JE04010I)

Terms in the title (5)： タイル ,  コア ,  プロセッサ ,  負荷バランス ,  最適化