Art

J-GLOBAL ID：201902225614817720   Reference number：19A1531876

Bounded depth circuits with weighted symmetric gates: Satisfiability, lower bounds and compression

重み付き対称ゲートを持つ有界深さ回路:充足可能性,下界および圧縮【JST・京大機械翻訳】

Author (4)： Sakai Takayuki (Oki Electric Industry Co., Ltd., Japan) ,  Seto Kazuhisa (Seikei University, Japan) ,  Tamaki Suguru (University of Hyogo, Japan) ,  Teruyama Junichi (University of Hyogo, Japan)
Material： Journal of Computer and System Sciences  (J Comput Syst Sci)
Volume： 105  Page： 87-103  Publication year： 2019 
JST Material Number： B0861A  ISSN： 0022-0000  Document type： Article
Article type： 原著論文  Country of issue： Netherlands (NLD)  Language： ENGLISH (EN)

Abstract/Point： A Boolean function f:{0,1}n→{0...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A1531876&from=J-GLOBAL&jstjournalNo=B0861A") }}

Thesaurus term： linearity ,  weighting ,  Boolean function ,  CASE (support program) ,  algorithm ,  *symmetry ,  vote ,  satisfiability problem ,  polynomial ,  exponential function ,  algorithm analysis ,  *lower bound ,  *bounded

Author keywords (7)： Beating brute force ,  Circuit complexity ,  Maximum satisfiability ,  Restriction ,  Shrinkage ,  Symmetric function ,  Linear threshold function

JST classification (1)： Theory of computation  (JB02000A)

Terms in the title (5)： 対称 ,  ゲート ,  有界 ,  充足可能性 ,  下界