Art

J-GLOBAL ID：201902251609691212   Reference number：19A2479651

Implementation of Obfuscated Control Logic Circuit with LegUp and oLLVM

ソフトウェアの知的財産を保護することは重要な課題である。論理回路として実装することにより,ソフトウェアの一部を秘匿することを提案した。セキュリティは論理回路を難読化することによってさらに改善されるが,専用の難読化ツールを開発するためには多くの努力を必要とする。松岡らは,ソフトウェア難読化ツール,Obfuscator-LLVM(oLLVM),Cバックエンド(CBE)およびXilinx Vivado HLS(高位合成)を用いて,難読化論理回路を生成することを提案した。本研究では,他のHLS,LegUpを採用し,論理回路を難読化することを提案した。これらの2つの方法の実現可能性を,CHStoneベンチマークの12のアプリケーションによって調べ,それらの各々を4つの難読化法(合計48ケース)によって評価した。著者らの実験において,松岡の方法は,48ケースのうち5ケースにおいて正しいハードウェアを生成することができなかった。一方,提案した方法は,48ケースのすべてに対して,正しいハードウェアを生成することに成功した。提案した方法によって得られた平均待ち時間は,松岡の方法によるものより43%大きかった。提案した方法によって得られた論理規模も,松岡の方法によるものより,42%大きく(LUT)かつ,112%大きかった(FF)。

Author (3)： YAMADA SHOTARO (豊橋技術科学大学大学院 電気・電子情報工学課程) ,  ICHIKAWA SHUICHI (豊橋技術科学大学 電気・電子情報工学系) ,  FUJIEDA NAOKI (豊橋技術科学大学 電気・電子情報工学系)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 139  Issue： 9  Page： 952-957(J-STAGE)  Publication year： 2019 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *program transformation ,  *logic circuit ,  *data protection ,  compiler ,  software platform ,  system design ,  software ,  benchmark ,  queuing time
Semi thesaurus term： Low Level Virtual Machine ,  open source ,  high level synthesis ,  *information hiding ,  *obfuscation

Author keywords (10)： 知的財産 ,  耐タンパ性 ,  高位合成 ,  LLVM ,  FPGA ,  Intellectual property ,  Tamper resistance ,  High-level synthesis (HLS) ,  LLVM ,  FPGA

JST classification (2)： Logic circuits  (NC05070B) ,  Data protection  (JD01020V)

Reference (19)：

• (1) A. Monden and C. Thomborson: “Recent Software Protection Techniques-Software-only Tamper Prevention-”, IPSJ magazine, Vol. 46, No. 4, pp. 431-437 (2005) (in Japanese)
• 門田暁人・Clark Thomborson:「ソフトウェアプロテクションの技術動向(前編)-ソフトウェア単体での耐タンパー化技術」,情報処理,Vol. 46, No. 4, pp. 431-437 (2005)
• (2) S. Ichikawa et al.: “Converting PLC instruction sequence into logic circuit: A preliminary study”, Proc. 2006 IEEE Intl. Symp. Industrial Electronics (ISIE '06), pp. 2930-2935 (2006)
• (3) S. Ichikawa et al.: “An FPGA implementation of hard-wired sequence control system based on PLC software”, IEEJ Trans. Electrical and Electronic Engineering, Vol. 6, No. 4, pp. 367-375 (2011)
• (4) N. Fujieda, S. Ichikawa, Y. Ishigaki, and T. Tanaka: “Evaluation of the hardwired sequence control system generated by high-level synthesis”, Proc. 26th IEEE Intl. Symp. Industrial Electronics (ISIE 2017), pp. 1261-1267 (2017)

Terms in the title (29)： ソフトウェア ,  知的財産 ,  論理回路 ,  実装 ,  提案 ,  セキュリティ ,  難読化 ,  ツール ,  開発 ,  LLVM ,  バックエンド ,  HLS ,  高位合成 ,  研究 ,  採用 ,  実現可能性 ,  ベンチマーク ,  アプリケーション ,  合計 ,  評価 ,  著者 ,  実験 ,  ハードウェア ,  成功 ,  平均 ,  待ち時間 ,  論理 ,  規模 ,  LUT