Art

J-GLOBAL ID：201902284092559613   Reference number：19A2876457

PCB Layout Based Short-Circuit Protection Scheme for GaN HEMTs

GaN HEMTのためのPCBレイアウトに基づく短絡保護方式【JST・京大機械翻訳】

Author (3)： Alemdar Ozturk Sahin (Aselsan Inc.,Ankara,Turkey) ,  Karakaya Furkan (Middle East Technical University,Ankara,Turkey) ,  Keysan Ozan (Middle East Technical University,Ankara,Turkey)
Material： IEEE Conference Proceedings  (IEEE Conf Proc)
Volume： 2019  Issue： ECCE  Page： 2212-2218  Publication year： 2019 
JST Material Number： W2441A  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： Gallium Nitride Enhancement-Mo...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A2876457&from=J-GLOBAL&jstjournalNo=W2441A") }}

Thesaurus term： nanosecond ,  simulation ,  printed board ,  overcurrent ,  power transistor ,  voltage drop ,  transistor ,  fault current ,  gallium nitride ,  reliability (property) ,  mobility (ratio) ,  electric current ,  power converter ,  overvoltage ,  *failure

JST classification (3)： Power transmission  (NB05030G) ,  Transistors  (NC03070N) ,  Electric power system in general  (NB02000E)

Terms in the title (5)： GaN ,  HEMT ,  PCB ,  レイアウト ,  短絡