Art

J-GLOBAL ID：202002281972906018   Reference number：20A0972982

Pipeline Stage Level Simulation Method for Self-Timed Data-Driven Processor on FPGA

FPGA上の自己時間データ駆動プロセッサのためのパイプラインステージレベルシミュレーション法【JST・京大機械翻訳】

Author (4)： Yoshikawa Senri (University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan) ,  Sannomiya Shuji (University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan) ,  Iwata Makoto (University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan) ,  Nishikawa Hiroaki (University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan)
Material： IEEE Conference Proceedings  (IEEE Conf Proc)
Volume： 2020  Issue： iEECON  Page： 1-5  Publication year： 2020 
JST Material Number： W2441A  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： This paper describes an FPGA c...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=20A0972982&from=J-GLOBAL&jstjournalNo=W2441A") }}

Thesaurus term： optimization ,  *simulation ,  circuit design ,  multiprocessing ,  asynchronous circuit ,  bit synchronization ,  data transfer ,  *arithmetic processor ,  *FPGA ,  circuit simulation ,  *data driven ,  Internet of Things ,  modification
Semi thesaurus term： 超低消費電力 ,  回路遅延 ,  回路実装 , 【Automatic Indexing@JST】

JST classification (1)： Graphic and image processing in general  (JE04010I)

Terms in the title (4)： FPGA ,  自己 ,  データ駆動 ,  プロセッサ