Pat

J-GLOBAL ID：202003007960745149

LSIチップ積層システム

Inventor： 大川 猛 ,  横田 隆史 ,  大津 金光 ,  青柳 昌宏 ,  菊地 克弥 ,  仲川 博
Applicant, Patent owner： 国立研究開発法人産業技術総合研究所 ,  国立大学法人宇都宮大学
Agent (2)： 稲葉 良幸 ,  大貫 敏史
Gazette classification：特許公報
Application number (International application number)：2014053387
Publication number (International publication number)：2015176435
Patent number：6680454
Application date： Mar. 17, 2014
Publication date： Oct. 05, 2015
Claim (excerpt)：

【請求項1】 画像データに対するプロセスを実行可能な1以上のプロセッサが搭載された複数のプロセッサチップと、 前記プロセッサが入力及び出力する画像データを記憶し、前記プロセッサで実行される各プロセス間の通信用バッファが割り当てられるメモリを含むメモリチップと、 互いに積層された複数の前記プロセッサチップ及び前記メモリチップの間を、通信可能に接続する複数の信号線を含む貫通バスと を含むLSIチップ積層システムであって、 複数の前記プロセッサチップ上の前記プロセッサで実行される各プロセスは、 前記貫通バスを介して、前記メモリチップに記憶された画像データを、論理的に異なる複数の通信チャネルを用いて同時に読み込み、 他のプロセスの状態に直接依存することなくそれぞれ独立かつ並列に画像データに対する演算を処理し、 前記貫通バスは、複数の物理的通信チャネルに分けられており、また、各物理的通信チャネルは、通信に使用するタイムスロットにより定義される複数の論理的通信チャネルに分けられる、 LSIチップ積層システム。

IPC (4)：

G06F 15/16 ( 200 6.01) ,  G06F 12/00 ( 200 6.01) ,  G06F 13/16 ( 200 6.01) ,  G06F 15/78 ( 200 6.01)

FI (4)：

G06F 15/16 605 M ,  G06F 12/00 580 ,  G06F 13/16 510 A ,  G06F 15/78 518 F

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置
  Gazette classification：公開公報   Application number：特願2013-044875   Applicant：株式会社日立製作所
• パケット交換システム
  Gazette classification：公開公報   Application number：特願2010-084162   Applicant：独立行政法人産業技術総合研究所, 株式会社トプスシステムズ
• LSIチップ積層システム
  Gazette classification：公開公報   Application number：特願2009-272225   Applicant：独立行政法人産業技術総合研究所, 株式会社トプスシステムズ
• 画像処理装置と画像処理方法
  Gazette classification：公開公報   Application number：特願2011-081543   Applicant：ソニー株式会社