Pat

J-GLOBAL ID：202003012626862898

位相同期回路

Inventor： 小林 拓実 ,  赤松 大輔 ,  安田 正美
Applicant, Patent owner： 国立研究開発法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2019083313
Publication number (International publication number)：2020182084
Application date： Apr. 24, 2019
Publication date： Nov. 05, 2020
Summary：

【課題】周波数ドリフトが大きい高周波領域での位相同期のアンロック検出とその復帰を行うことができる位相同期回路と位相同期の制御方法を提供する。 【解決手段】本発明の一態様の位相同期回路100は、出力信号の位相同期のアンロックの検出と復帰を行うための制御回路1を含む。制御回路1は、出力信号OUT1を2つの出力信号OUT3、OUT4に分配する第1分配器10と、第1分配器10の出力信号の一方OUT3を遅延させる遅延線12と、第1分配器10の出力信号の他方OUT4と遅延線12によって遅延された出力信号との位相差に応じた電圧S1を出力する第1位相比較器14と、第1位相比較器14の出力を受けて出力信号の位相同期のアンロックの検出とその復帰のための制御信号を出力する論理回路16と、を含む。【選択図】図1

Claim (excerpt)：

出力信号の位相同期のアンロックの検出と復帰を行うための制御回路を含む位相同期回路であって、 前記制御回路は、 前記出力信号を2つの出力信号に分配する第1分配器と、 前記第1分配器の出力信号の一方を遅延させる遅延線と、 前記第1分配器の出力信号の他方と前記遅延線によって遅延された出力信号との位相差に応じた電圧を出力する第1位相比較器と、 前記第1位相比較器の出力を受けて前記出力信号の位相同期のアンロックの検出とその復帰のための制御信号を出力する論理回路と、を含む位相同期回路。

IPC (2)：

H03L 7/095 ,  H03L 7/107

FI (2)：

H03L7/095 ,  H03L7/107

F-Term (15)：

5J106AA04 ,  5J106CC01 ,  5J106CC30 ,  5J106CC41 ,  5J106CC58 ,  5J106DD24 ,  5J106DD46 ,  5J106EE08 ,  5J106GG01 ,  5J106GG07 ,  5J106JJ09 ,  5J106KK05 ,  5J106KK08 ,  5J106KK30 ,  5J106KK39

Patent cited by the Patent：

Cited by examiner (3)

• 位相同期回路
  Gazette classification：公開公報   Application number：特願平5-082283   Applicant：富士通株式会社
• 特開平3-016303
  
• 電力変換装置
  Gazette classification：公開公報   Application number：特願2011-253580   Applicant：東芝三菱電機産業システム株式会社