区分線形近似を用いる深層ニューラルネットワークアーキテクチャ

Inventor： , ,
Applicant, Patent owner：
Agent (1)：龍華国際特許業務法人
Gazette classification：公開公報
Application number (International application number)：2019100574
Publication number (International publication number)：2020004398
Application date： May. 29, 2019
Publication date： Jan. 09, 2020
Summary：

【課題】大量の電力消費、長いレイテンシ、多大なシリコン面積要件、等々を含む、DNN用の既存のハードウェアソリューションの様々な制限を改善する。【解決手段】深層ニューラルネットワーク100は、対数演算に関連づけられる入力を識別し、入力が包含される第1の範囲を識別し、第1の方程式の結果を、第1の方程式に関連づけられる複数のオペランドに基づいて計算し、かつ対数演算に関連づけられる出力を戻すための対数回路110、210を備える。対数演算は、対数回路110、210により、区分線形近似を用いて実行されるべきものであり、第1の範囲は、対数演算の複数の区分線形近似(PLA)方程式に関連づけられる複数の範囲から識別され、かつ、複数のPLA方程式のうちの第1の方程式に対応する。上記出力は、少なくとも部分的に、第1の方程式の結果に基づいて生成される。【選択図】図1

Claim (excerpt)：

対数回路を備える装置であって、前記対数回路は、入力レジスタを介して、対数演算に関連づけられる入力を識別し、範囲選択回路を用いて前記入力が包含される第1の範囲を識別し、加算器/減算器回路を用いて、複数のオペランドに基づき、第1の方程式の結果を計算し、かつ、出力レジスタを介して、前記対数演算に関連づけられる出力を戻すための回路を備え、前記対数演算は、前記対数回路により、区分線形近似を用いて実行されるべきものであり、前記第1の範囲は、前記対数演算の複数の区分線形近似(PLA)方程式に関連づけられる複数の範囲から識別され、かつ前記第1の範囲は、前記複数のPLA方程式のうちの第1の方程式に対応し、前記出力は、少なくとも部分的に前記第1の方程式の前記結果に基づいて生成される、装置。

IPC (6)：

G06N 3/04 , G06N 3/063 , G06F 9/302 , G06F 9/38 , G06F 7/533 , G06G 7/60

FI (6)：

G06N3/04 , G06N3/063 , G06F9/302 A , G06F9/38 370C , G06F7/533 510 , G06G7/60

F-Term (2)：

5B013DD03 , 5B033BD00

Article cited by the Patent：

Cited by applicant (1)

A 2.05 GVertices/s 151 mW lighting accelerator for 3D graphics vertex and pixel shading in 32 nm CMO

Cited by examiner (1)

A 2.05 GVertices/s 151 mW lighting accelerator for 3D graphics vertex and pixel shading in 32 nm CMO

Return to Previous Page