Pat
J-GLOBAL ID:202003021434997047

バトラーマトリクス回路

Inventor:
Applicant, Patent owner:
Agent (3): 古谷 史旺 ,  大橋 剛之 ,  河田 良夫
Gazette classification:公開公報
Application number (International application number):2018230019
Publication number (International publication number):2020092377
Application date: Dec. 07, 2018
Publication date: Jun. 11, 2020
Summary:
【課題】クロスオーバーのない小型で、電気特性の向上およびコスト低減を可能にするバトラーマトリクス回路を提供する。【解決手段】少なくとも3層からなる多層基板を用い、2つの4×4バトラーマトリクス回路をグランド層を挟んだ両側の層に形成し、一方の4×4バトラーマトリクス回路と同一層に4個のハイブリッド回路を形成し、該4個のハイブリッド回路にそれぞれ、一方の4×4バトラーマトリクス回路の出力端と、スルーホールを介して他方の4×4バトラーマトリクス回路の出力端を接続して8×8バトラーマトリクス回路を構成し、2つの4×4バトラーマトリクス回路の入力端を8×8バトラーマトリクス回路の入力ポートとし、4個のハイブリッド回路の出力端を8×8バトラーマトリクス回路の出力ポートとする。【選択図】 図1
Claim (excerpt):
少なくとも3層からなる多層基板を用い、2つの4×4バトラーマトリクス回路をグランド層を挟んだ両側の層に形成し、一方の4×4バトラーマトリクス回路と同一層に4個のハイブリッド回路を形成し、該4個のハイブリッド回路にそれぞれ、一方の4×4バトラーマトリクス回路の出力端と、スルーホールを介して他方の4×4バトラーマトリクス回路の出力端を接続して8×8バトラーマトリクス回路を構成し、 前記2つの4×4バトラーマトリクス回路の入力端を前記8×8バトラーマトリクス回路の入力ポートとし、前記4個のハイブリッド回路の出力端を前記8×8バトラーマトリクス回路の出力ポートとする ことを特徴とするバトラーマトリクス回路。
IPC (3):
H01P 5/16 ,  H01P 5/02 ,  H05K 3/46
FI (4):
H01P5/16 D ,  H01P5/02 603L ,  H05K3/46 Z ,  H05K3/46 N
F-Term (6):
5E316AA32 ,  5E316AA43 ,  5E316BB02 ,  5E316BB04 ,  5E316BB11 ,  5E316HH01
Patent cited by the Patent:
Cited by applicant (5)
Show all

Return to Previous Page