Art

J-GLOBAL ID：202102217128052123   Reference number：21A0339774

Efficient hardware task migration for heterogeneous FPGA computing using HDL-based checkpointing

HDLベースチェックポイントを用いた異種FPGA計算のための効率的なハードウェアタスクマイグレーション【JST・京大機械翻訳】

Author (3)： Vu Hoang-Gia (Le Quy Don Technical University, Vietnam) ,  Nakada Takashi (Nara Institute of Science and Technology, Japan) ,  Nakashima Yasuhiko (Nara Institute of Science and Technology, Japan)
Material： Integration. the VLSI Journal  (VLSI Journal)
Volume： 77  Page： 180-192  Publication year： 2021 
JST Material Number： H0891A  ISSN： 0167-9260  Document type： Article
Article type： 原著論文  Country of issue： Netherlands (NLD)  Language： ENGLISH (EN)

Abstract/Point： Task migration plays an import...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=21A0339774&from=J-GLOBAL&jstjournalNo=H0891A") }}

Thesaurus term： memory (computer) ,  data center ,  cluster ,  application program ,  *hardware ,  stop time ,  benchmark ,  hardware description language ,  computer architecture ,  *FPGA ,  service provider ,  source code ,  static code analysis ,  Python language
Semi thesaurus term： 静的解析 ,  オーバヘッド ,  Python , 【Automatic Indexing@JST】

Author keywords (4)： Hardware task migration ,  FPGA ,  Checkpointing ,  Cluster

JST classification (4)： Special-purpose arithmetic and control units  (JC04030Y) ,  General  (NC03161C) ,  Code theory  (ND02030R) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (6)： HDL ,  チェックポイント ,  FPGA ,  計算 ,  ハードウェア ,  タスクマイグレーション