高速遅延測定回路を用いた超微細VLSIのための高品質遅延故障テスト法の開発

Study period：2012 - 2013
Organization (1)：
Research responsibility： ( , その他部局等, 准教授 )
Research overview：

汎用プロセッサ、システムLSIといった高速かつ低消費電力なディジタルLSIは、今日のあらゆる分野において必要不可欠である。今後さらなる市場の要求に対応するためには半導体製造プロセスのさらなるスケーリングが必須となる。しかしながら、半導体製造プロセスのさらなるスケーリングは、製造ばらつき、タイミング不良に起因する深刻な動作不良を引き起こす可能性を有する。本研究課題では、高速遅延測定回路を用いた網羅的な遅延の実測に基づく遅延解析によるプロセスのばらつきに強い高品質な遅延故障テスト法の開発を行う。プロセスのばらつきに強いテストセットとしてN検出テストセットがある。しかしながらN検出テストセットはデータ量が通常のテストセットと比較して約そのN倍となりデータ量が膨大となる。本研究では、テストセット生成の際、シミュレーションによる遅延解析でなく、実際に製造されたチップによる遅延解析による精度を高める事により。データ量が少なくなおかつ高品質なテストセット生成を行う。本研究では、データ量がN検出テストセットの1/N程度を目標に開発を行った。

, , , , , , ,

Research program：＞＞＞
Organization with control over the research：

Japan Science and Technology Agency

Return to Previous Page