フィボナッチ数列により最適化された超低消費電力・高速DACの開発

Study period：2008 - 2008
Organization (1)：
Principal investigator： ( , システム情報科学研究院, 助教 )
Research overview：

従来のデジタル回路では、CML(current mode logic)や3次元実装によりインダクタンス結合やソフトウエアからの最適化も提案されているが、消費電力がもっとも重要になるアナログ回路、例えばDAやAD変換回路の設計には低消費電力は半導体デバイスの微小化に伴い実現されている。本研究では、フィボナッチ数列を応用した新しいトランジスタ最適化手法により、次世代無線通信用超低消費電力・高速DA変換回路を開発する。

, , , ,

Research program：＞＞＞＞
Organization with control over the research：

Japan Science and Technology Agency

Return to Previous Page