Proj
J-GLOBAL ID:202104005222466837  Research Project code:09156481

集積回路における配線ベース故障カバレージの高精度化手法の開発

集積回路における配線ベース故障カバレージの高精度化手法の開発
Study period:2009 - 2009
Organization (1):
Principal investigator: ( , システムデザイン学部, 教授 )
Research overview:
量産選別工程で良品と判断された半導体チップが市場で不良を生じるテストエスケープが深刻な問題となっている。本研究では、セル内のビア/コンタクトに生じる抵抗性配線故障を対象とすることにより、高精度故障カバレージ98%を達成する。半導体の微細化プロセスに対して、より現実に即した新しい尺度を提案しているところに特徴がある。ゲートごとのパラメータ抽出後、拡充ルールを開発する。
Terms in the title (5):
Terms in the title
Keywords automatically extracted from the title.
Research program:
Organization with control over the research:
Japan Science and Technology Agency

Return to Previous Page