Proj
J-GLOBAL ID：202104005350765189
Research Project code：07051037
極限ゲート構造によるシステムディスプレイの超低消費電力化
極限ゲート構造によるシステムディスプレイの超低消費電力化
National award number：JPMJCR05B2
Study period：2005 - 2010
Organization (1)：
Principal investigator：
(
, 産業科学研究所, 教授 )
DOI：
https://doi.org/10.52926/JPMJCR05B2
Research overview：
シリコン低温酸化法「硝酸酸化法」を活用して、ディスプレイの駆動に用いる薄膜トランジスタ(TFT)を超低消費電力化します。新酸化法で形成する酸化膜は、従来法に比べて格段に良質であるため薄膜化が可能で、TFTの消費電力を従来の1/25以下にすることが可能です。また、極限ゲート構造TFTの創製とこれを用いた新回路技術・アーキテクチャーの開発により、システムディスプレーの消費電力をさらに1/10以下にすることにより、合わせて1/250以下に低減します。
Terms in the title (4)：
Terms in the title
Keywords automatically extracted from the title.
,
,
,
Research program：
＞
＞
Parent Research Project：
情報システムの超低消費電力化を目指した技術革新と統合化技術
Organization with control over the research：
Japan Science and Technology Agency
