Proj
J-GLOBAL ID:202104005356706672  Research Project code:7700000868

制御フローコードとアドレス計算コードの分離による新しいプロセッサアーキテクチャの研究

制御フローコードとアドレス計算コードの分離による新しいプロセッサアーキテクチャの研究
National award number:JPMJPR0284
Study period:2002 - 2005
Organization (1):
Principal investigator: ( , 大学院情報システム学研究科, 助手 )
DOI: https://doi.org/10.52926/JPMJPR0284
Research overview:
将来にわたり高いプロセッサの性能向上を維持するためには、10億個のトランジスタという莫大なハードウェア資源を用いて、高い命令レベルの並列性を抽出する新しいプロセッサアーキテクチャが必要とされています。本研究では、消費電力の削減と高速化を達成するプロセッサアーキテクチャとして、制御フローコードとアドレス計算コードを分離する手法により新しいプロセッサアーキテクチャの実現を目指します。
Terms in the title (5):
Terms in the title
Keywords automatically extracted from the title.
Research program:
Parent Research Project: 情報基盤と利用環境
Organization with control over the research:
Japan Science and Technology Agency
Reports :

Return to Previous Page