自律再構成機能を有するネットワークオンチップ型プロセッサアレイの構築

Study period：2005 - 2005
Organization (1)：
Principal investigator： ( , 大学院情報科学研究科 )
Research overview：

VLSIチップ内における機能ブロック間の高速データ転送方式として,近年NoC (Networks on a Chip) が注目されており,多数の小規模プロセッサ (PE) を集積した高性能VLSIチップが実装可能になると言われている.しかし,製造時や稼動時に発生するPEの故障は避けられないため,その実用化のためには,正常なPEのみを用いて想定するネットワーク形態を論理的に構成できるようなネットワーク再構成機能を備える必要がある.本研究の目的は,NoC型プロセッサアレイの自律再構成機能を明らかにすることである.チップ内部に組み込んだハードウェア回路によりシステムが自律的に再構成を行うための構成を明らかにし,試作実装することでその実現性可能を示す.

, , , ,

Research program：＞＞＞＞
Organization with control over the research：

Japan Science and Technology Agency

Return to Previous Page