J-GLOBAL ID:202104010381784525  Research Project code:7700104421

セキュア・プロセッサ SEP-6の試作開発

セキュア・プロセッサ SEP-6の試作開発
Study period:2006 - 2006
Organization (1):
Principal investigator: ( , 研究・地域連携研究本部, 教授 )
Research overview:
本セキュア・プロセッサはディジタル署名を高速安全に行うためにアーキテクチャを最適化したμ プロセッサであり、これまで科学技術振興機構(JST)の地域研究開発促進拠点支援(RSP)事業育成試験により、平成15 年度においてSEP-4 を、平成16 年度にSEP-5 の研究開発を進めてきているものであり、今回、更に次世代版住基カード等の非接触型IC カードに搭載可能な低消費電力、高速性等を実現するSEP-6 の試作開発をしようとするものである。
Terms in the title (2):
Terms in the title
Keywords automatically extracted from the title.
Research program:
Organization with control over the research:
Japan Science and Technology Agency

Return to Previous Page