Proj
J-GLOBAL ID：202104017731753630
Research Project code：10100349
アーキテクチャと形式的検証の協調による超ディペンダブルVLSI
アーキテクチャと形式的検証の協調による超ディペンダブルVLSI
National award number：JPMJCR0752
Study period：2007 - 2012
Organization (1)：
Principal investigator：
(
, 大学院情報理工学系研究科, 教授 )
DOI：
https://doi.org/10.52926/JPMJCR0752
Research overview：
情報社会の中心部品であるVLSIを正しく設計し、無故障にする技術を目指し、回路設計技術からアーキテクチャまでを総合的に研究開発します。具体的には、形式的検証手法の新規開発、フィールドプログラマブルな回路の導入、タイミング故障の動的防止回路の導入などによって、VLSIの信頼性を飛躍的に向上させます。研究成果は、設計支援ツール群や新回路・新アーキテクチャとして産業界に還元し、半導体・家電・自動車・航空・宇宙などにおける日本の産業競争力を強化するための技術的基盤を創ります。
Terms in the title (4)：
Terms in the title
Keywords automatically extracted from the title.
,
,
,
Research program：
＞
＞
Parent Research Project：
ディペンダブルVLSIシステムの基盤技術
Organization with control over the research：
Japan Science and Technology Agency
