Proj
J-GLOBAL ID：202104019996225540
Research Project code：07050951
統合的高信頼化設計のためのモデル化と検出・訂正・回復技術
統合的高信頼化設計のためのモデル化と検出・訂正・回復技術
National award number：JPMJCR0754
Study period：2007 - 2012
Organization (1)：
Principal investigator：
(
, 大学院システム情報科学研究院, 教授 )
DOI：
https://doi.org/10.52926/JPMJCR0754
Research overview：
ディジタルVLSIのディペンダビリティを確保するためのシステム・RTレベルにおける設計フローの確立を目指します。種々のエラーのモデル化とディペンダビリティの評価指標を定義し、指標の評価技術、ディペンダビリティを向上させる設計技術を開発します。これらの成果をツール化し、既存の設計フローに組込んで、コスト・性能・消費電力とディペンダビリティのトレードオフを考えた設計ができるフローのプロトタイプを構築します。
Terms in the title (5)：
Terms in the title
Keywords automatically extracted from the title.
,
,
,
,
Research program：
＞
＞
Parent Research Project：
ディペンダブルVLSIシステムの基盤技術
Organization with control over the research：
Japan Science and Technology Agency
