Proj
J-GLOBAL ID:202104021396979014  Research Project code:09157608

SoC論理設計とレイアウト設計データの継承型ECO設計法の研究開発

SoC論理設計とレイアウト設計データの継承型ECO設計法の研究開発
Study period:2009 - 2009
Organization (1):
Principal investigator: ( , 理学部, 教授 )
Research overview:
大規模電子回路の製造微細化により高性能SoC 設計は、論理修正とレイアウト修正の繰り返しによりタイミング調整をする設計フロー(ECO設計フロー)が不可欠である。しかし、回路修正は新たなタイミング問題を生じるため収束が困難である。本研究は、修正前後の論理とレイアウト設計のデータ継承を保証した新ECO設計法の確立により、この設計収束の問題解決図る。
Research program:
Organization with control over the research:
Japan Science and Technology Agency

Return to Previous Page