Proj
J-GLOBAL ID：202404000132691610
Research Project code：23837067
ASIC設計ユニバーサル化に向けた、粗粒度ロジックアレープラットフォームの創生
ASIC設計ユニバーサル化に向けた、粗粒度ロジックアレープラットフォームの創生
National award number：JPMJAP2342
Study period：2023 - 2026
Organization (1)：
Principal investigator：
(
, 大学院工学系研究科(工学部), 講師 )
DOI：
https://doi.org/10.52926/JPMJAP2342
Research overview：
日米国際連携を通じ、低コスト・短TATなASIC設計製造を可能にする「EDA・アーキテクチャ・回路設計製造まで一気通貫した、粗粒度ロジックアレー(Coarse Grained Logic Array, CGLA)プラットフォーム」を構築する。参入障壁を下げ多種多様な人材がLSIを設計開発することで、我が国の半導体産業強化に貢献する。短TATかつ低コスト回路設計製造に強みを持つ日本チームと、粗粒度アーキテクチャとOpen EDAツールに強みを持つ米国チームとが相互連携することで、EDAから回路製造までLSI設計製造にかかる全レイヤを網羅した”LSI民主化”プラットフォームを構築する。半導体回路設計力の底上げを狙うとともに、半導体システム応用分野でのトップ研究者を輩出することを狙う。
Terms in the title (3)：
Terms in the title
Keywords automatically extracted from the title.
,
,
Research program：
＞
＞
Parent Research Project：
Semiconductors
Organization with control over the research：
Japan Science and Technology Agency
