Proj
J-GLOBAL ID：202404012653609501
Research Project code：23836297
性能バランスを最適設計した異種チャネル3D CFET SRAM
性能バランスを最適設計した異種チャネル3D CFET SRAM
National award number：JPMJAN23E4
Study period：2023 - 2026
Organization (1)：
Principal investigator：
(
, 先端半導体研究センター, 研究主幹 )
DOI：
https://doi.org/10.52926/JPMJAN23E4
Research overview：
低消費電力とセル面積の極限縮小を可能とする多積層型異種チャネルFETのプロセス開発を実施し、性能バランスを最適化設計した3D CFET SRAMの実現を目指す。SRAMのインバータを、高速化、低消費電力化が可能なGe CFETに置き換え、アクセストランジスタであるパスゲートも酸化物nFETでCFET上に積層することで、セル面積を極限まで縮小する。また、この3D CFET SRAMの高度化に向けは、DTCOと呼ばれる設計とテクノロジの協調最適化にも取り組む。
Terms in the title (5)：
Terms in the title
Keywords automatically extracted from the title.
,
,
,
,
Research program：
＞
＞
Parent Research Project：
Semiconductor
Organization with control over the research：
Japan Science and Technology Agency
