文献

J-GLOBAL ID：200902043623955594   整理番号：85A0024815

NウェルCMOSプロセスにおける絶縁された縦型npnバイポーラトランジスタ

An isolated vertical npn bipolar transistor in an n-well CMOS process.

著者 (4件)： ANAGNOSTOPOULOS C N (Eastman Kodak Co., New York) ,  ZEITZOFF P M (Eastman Kodak Co., New York) ,  WONG K Y (Eastman Kodak Co., New York) ,  BRANDT B (Eastman Kodak Co., New York)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 1984  ページ： 588-593  発行年： 1984年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： NウェルCMOSにおいて,プロセスもしくはマスクの追加なしに...

シソーラス用語： MOS集積回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=85A0024815&from=J-GLOBAL&jstjournalNo=H0843A") }}

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： ウェル ,  CMOSプロセス ,  絶縁 ,  縦型 ,  バイポーラトランジスタ