文献

J-GLOBAL ID：200902173960476224   整理番号：01A0136113

0.5μm BiCMOS & DMOSプロセスにおける5V-90V系素子形成技術

5V-90V device integration technique for 0.5μm BiCMOS & DMOS process.

著者 (4件)： 寺島知秀 (三菱電機 ULSI技開セ) ,  山本文寿 (三菱電機 ULSI技開セ) ,  畑迫健一 (三菱電機 ULSI技開セ) ,  日根史郎 (三菱電機 ULSI技開セ)
資料名： 電気学会電子デバイス研究会資料  (電気学会研究会資料)
巻： EDD-00  号： 119-129  ページ： 23-27  発行年： 2000年11月17日 
JST資料番号： Z0910A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 単位セル縮小によるオン抵抗改善を60V系0.5μmBiCMO...

シソーラス用語： *BiCMOS ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0136113&from=J-GLOBAL&jstjournalNo=Z0910A") }}

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

引用文献 (4件)：

• CONTIERO, C. LDMOS IMPLEMENTATION BY LARGE TILT IMPLANT IN 0.6μm BCD5 PROCESS, FLASH MEMORY COMPATIBLE. Proc. ISPSD, 1996. 1996, 75-78
• NEZAR, A. A SUBMICRON Bi-CMOS-DMOS PROCESS FOR 20-30 AND 50V APPLICATIONS. Proc. ISPSD, 1997. 1997, 333-336
• SHEKAR, M. S. Optimizing 60-V Integrated Free-Wheeling Diode for Automotive 0.8μm Bi-CMOS-DMOS Technology. Proc. ISPSD, 1998. 1998, 69-72
• TERASHIMA, T. Multi-voltage device integration technique for 0.5μm BiCMOS & DMOS process. Proc. ISPSD, 2000. 2000, 331-334

タイトルに関連する用語 (2件)： BiCMOS ,  プロセス