文献

J-GLOBAL ID：201502283710861065   整理番号：15A0386365

CPU使用率とメモリ帯域使用率を考慮した性能予測手法

A Performance prediction technique in consideration of CPU utilization and memory band utilization

著者 (2件)： 若林昇 (日立) ,  吉岡信和 (国立情報学研)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2014  号： MBL-72  ページ： VOL.2014-MBL-72,NO.14 (WEB ONLY)  発行年： 2014年08月20日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： デジタルテレビを筆頭にコンシューマ機器は年々高機能化の一途にある。一方で,価格面での競争激化の為,コストダウンは必須となっており,高性能なCPU,潤沢なメモリは期待できない。従って,現行の性能を限界まで引き出す必要があり,その為には,定量的な性能測定と性能予測手法が必要になる。本論文では,CPU使用率とメモリ帯域使用率を考慮した性能予測手法を提案する。(著者抄録)

シソーラス用語： *中央処理装置 ,  稼働率 ,  *記憶装置 ,  *予測 ,  選択信号 ,  電子回路 ,  性能
準シソーラス用語： *CPU【計算機】 ,  アービタ ,  パフォーマンス ,  *メモリ ,  *性能予測

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

引用文献 (17件)：

• B. Juurlink, I. Antochi, D. Crisu, S. Cotofana, and S. Vassiliadis, GRAAL: A framework for low-power 3D graphics accelerators, IEEE Comput. Graph. Appl., vol.28, no.4, pp.63-73, 2008.
• D. Crisu, S. Cotofana, and S. Vassiliadis, A hardware / software co-simulation environment for graphics accelerator development in ARM-based SOCs, Proc. 13^th Annual Workshop on Circuits, Systems and Signal Processing, ProRISC, 2002.
• 柴村英智,薄田竜太郎,本田宏明,稲富雄一,于雲青,井上弘士,青柳睦:PSI-NSIM:大規模並列システムの性能解析に向けた並列相互結合網シミュレータ,信学技報,CPSY2007-32(2007).
• Gerd Behrmann, Alexandre David, Kim Guldstrand Larsen, Paul Petterson and Wang Yi, Developping UPPAAL over 15 years, Software: Parctice and Experience, Vol. 41, Issue 2, pp.133-142, 2011.i
• Sebastian Kupferschmid, Martin Wehrle, Bernhard Nebel and Andreas Podelski, Faster Than Uppaal?, CAV 2008, pp.552-555, 2008.

タイトルに関連する用語 (3件)： CPU使用率 ,  帯域 ,  予測手法