文献

J-GLOBAL ID：201702211513875653   整理番号：17A0756055

3D ICのTSVのための低オーバーヘッド漏れテスト構造【Powered by NICT】

A Low Overhead Leakage Test Structure for TSVs of 3D ICs

著者 (3件)： Pei Songwei ,  Geng Ye ,  Jin Yu
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICIICII  ページ： 166-169  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： (TSV)漏れ欠陥シリコン貫通電極は3次元集積回路(IC)の収率に影響を及ぼす主要な要因の一つである。ほとんどの既存の漏れ試験法は狭い試験範囲と高いハードウェアコストに悩まされている。本研究では,プログラマブルインターバル発生器は漏れ試験,LCCGに基づく改正のために設計した。単純化ことにより,プログラマブルインターバル発生器のハードウェアコストが低減された。実験結果により,提案方式の有効性を検証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *三次元 ,  *テスト構造 ,  簡素化
準シソーラス用語： 再生器 ,  三次元集積回路 ,  シリコン貫通ビア , 【Automatic Indexing@JST】

分類 (1件)： 混成集積回路  (NC03163K)

タイトルに関連する用語 (5件)： 3D ,  IC ,  TSV ,  オーバーヘッド ,  テスト構造