文献
J-GLOBAL ID:201702211948944854   整理番号:17A0309719

無線バイオセンサのための0.5V電力効率の良い低雑音CMOS計測増幅器【Powered by NICT】

A 0.5-V power-efficient low-noise CMOS instrumentation amplifier for wireless biosensor
著者 (2件):
資料名:
巻: 51  ページ: 30-37  発行年: 2016年05月 
JST資料番号: A0186A  ISSN: 0026-2692  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,無線生体電位モニタリングシステムでの利用を意図した低電力,低雑音CMOS計測増幅器を提示した。高出力効率を達成するために,容量結合トポロジーを採用した。雑音を抑制するために,チョッパ安定化法を用いて,低雑音増幅器(LNA)に導入した相互コンダクタンスブースト技術。LNAに実装された全MOSトランジスタは電力消費を低減するために,0.5Vの電源電圧でサブしきい値領域にバイアスした。DCサーボループ(DSL)は電極オフセット消去のための高域通過角を実現した。0.18μm CMOSプロセスで実現し,フロントエンド回路は0.48mm~2を占め,1.5μAを引き出した。容量結合チョッパ安定化計装増幅器(CCIA)800Naを引き出すとその入力換算雑音は0.5~1kHzの統合3.5μV_rms,3.8のNEFとそれぞれ7.2のPEFの結果である。回路全体は98dB CMRRと73dB PSRRを達成した。DSLを含むフロントエンド計装増幅器の全入力起因雑音は0.5から1kHzまでの統合4.3μV_rmsである。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
増幅回路  ,  半導体集積回路 

前のページに戻る