文献

J-GLOBAL ID：201702216089647315   整理番号：17A0278647

Xilinx Zynq SoC上のハイブリッドエネルギー意識型再構成管理【Powered by NICT】

Hybrid energy-aware reconfiguration management on Xilinx Zynq SoCs

著者 (5件)： Becher Andreas (Department of Computer Science, 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Pirkl Jutta (Department of Computer Science, 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Herrmann Achim (Department of Computer Science, 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Teich Jurgen (Department of Computer Science, 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany) ,  Wildermann Stefan (Department of Computer Science, 12, Friedrich-Alexander-Universitaet Erlangen-Nuernberg (FAU), Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ReConFig  ページ： 1-7  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 部分再構成は,残りの系を中断することなく実行時間でのハードウエア加速器を負荷するためにFPGAプラットフォーム上での一般的な技術である。は,使用性,性能とエネルギー消費に影響する一つの重要な要素は,再構成に必要な時間である。さらに,多くのシステムは複数のアプリケーションとユーザの間の部分領域を利用することができる。本論文では,再構成時間とシステムのエネルギー消費を最小化するためには,a)部分領域共有を可能にし,b)プロセッサ構成アクセスポート(PCAP)と内部構成アクセスポート(ICAP)の両方を利用したハイブリッド再構成アプローチを含むXilinx Zynq SoCのための新しいオープンソース再構成管理を導入した。は,著者らの設計を評価し,事例を使った加速器アベイラビリティのエネルギー消費と待ち時間の間のスイートスポットを同定した。ハイブリッドアプローチの手段により,PCAPインタフェイスを用いた単独と比較して64%までのFPGAに対する電力供給後完全配置のための高速化を達成できた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  ハイブリッド方式 ,  *再構成 ,  アベイラビリティ ,  加速器 ,  待ち時間 ,  FPGA ,  電力供給 ,  エネルギー消費 ,  高速化
準シソーラス用語： オープンソース ,  実行時間 ,  部分再構成 ,  *構成管理 ,  *システムオンチップ , 【Automatic Indexing@JST】

分類 (5件)： 半導体集積回路  (NC03162T) ,  専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I) ,  集積回路一般  (NC03161C) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (4件)： SOC ,  エネルギー ,  意識 ,  再構成