文献

J-GLOBAL ID：201702218749372557   整理番号：17A1919923

モードHarrisコーナー検出器の設計と実装アーキテクチャ【Powered by NICT】

Design and implementation of a multi-mode harris corner detector architecture

著者 (5件)： Li Jingui (Tampere University of Technology, Finland) ,  Viitanen Timo (Tampere University of Technology, Finland) ,  Li Lin (University of Maryland College Park, U.S.A.) ,  Takala Jarmo (Tampere University of Technology, Finland) ,  Bhattacharyya Shuvra S. (Tampere University of Technology, Finland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NORCAS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,良く知られたHarrisコーナー検出アルゴリズムに基づく画像のコーナ検出のための構成可能なアーキテクチャを提示し,提案したアーキテクチャの実装フィールドプログラマブルゲートアレイ(FPGA)を示した。著者らのアーキテクチャは,多様な運転トレードオフ,それは多種多様な応用シナリオへの統合に有用であることを横切る構成可能なように設計した。構成可能なアーキテクチャの設計と実装のための,スループット,待ち時間,FPGA資源要求の設計最適化のための変換の代替組合せによる実験のための軽量データフロー法を適用した。異なるレベル資源共有 と個々のデータフローグラフモジュールを横切る共有特に資源 を用いることにより,著者らは統一されていない,モデルベース方法論を用いた効率的な建築構成のセットに系統的にすることができた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *計算機アーキテクチャ ,  待ち時間 ,  画像 ,  FPGA ,  スループット ,  設計最適化 ,  検出アルゴリズム
準シソーラス用語： モデルベース ,  資源共有 ,  データフロー ,  *コーナー検出 , 【Automatic Indexing@JST】

分類 (3件)： パターン認識  (JE07000S) ,  図形・画像処理一般  (JE04010I) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： コーナー検出器 ,  設計 ,  実装 ,  アーキテクチャ