文献

J-GLOBAL ID：201702219726150141   整理番号：17A0085837

ドメイン固有のアプリケーション用の101.4GOPS/Wの再構成可能でスケーラブルなコントロールセントリック組み込みプロセッサ

A 101.4 GOPS/W Reconfigurable and Scalable Control-Centric Embedded Processor for Domain-Specific Applications

著者 (7件)： Huan Yuxiang (Fudan University, Shanghai, China) ,  Ma Ning (Royal Institute of Technology (KTH), Kista, SE, Sweden) ,  Mao Jia (Royal Institute of Technology (KTH), Kista, SE, Sweden) ,  Blixt Stefan (Imsys AB, Stockholm, Sweden) ,  Lu Zhonghai (Royal Institute of Technology (KTH), Kista, SE, Sweden) ,  Zou Zhuo (Fudan University, Shanghai, China) ,  Zheng Li-Rong (Fudan University, Shanghai, China)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 63  号： 12  ページ： 2245-2256  発行年： 2016年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： IoT(Internet-of-Things)ではプロセッサをターゲットアプリケーションに適応させることが不可欠であり,十分な性能を提供するためにエネルギー効率とスケーラビリティを向上させるためにカスタマイズが必要である。本稿では,再構成可能でスケーラブルな制御中心アーキテクチャを提案し,2つのコアとオンチップマルチモードルータで構成されるプロセッサを実装した。再構成可能性は,サイクルごとに機能ユニットを再編成するプログラマブルシーケンスマッピングテーブル(SMT)によって可能になり,ハードウェアの使用率を高め,高いエネルギー効率のために過度のデータ移動を削減した。ルータは,ワームホールと回路スイッチングの両方を容易にして,チップ内またはチップ間相互接続を構築し,スケーラブルな性能を提供した。65nmプロセスで製造されたこのチップは,3.5mm²のダイサイズで101.4GOPS/Wのエネルギー効率を示した。プロセッサは,ARM Cortex M4よりも29%小さいコードサイズで汎用処理を行い,汎用Cの代わりにSMTを使用してAESとRSAを実装すると,アプリケーション固有の処理のパフォーマンスを10倍以上に向上させた。オンチップ・ルータでは,プロセッサを256ノードまで相互接続することができ,1.4Gbpsの単一リンク帯域幅で接続できた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *範囲 ,  *固有値 ,  *応用プログラム ,  *可能性 ,  *スケーラビリティ【計算機】 ,  *制御 ,  *中心 ,  *マイクロプロセッサ ,  エネルギー効率 ,  計算機アーキテクチャ ,  演算プロセッサ ,  ルータ【通信】 ,  ハードウェア ,  性能
準シソーラス用語： *固有状態 ,  *再構成可能 ,  *組み込みプロセッサ ,  プロセッサコア

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

タイトルに関連する用語 (5件)： ドメイン ,  固有 ,  アプリケーション ,  再構成可能 ,  組み込みプロセッサ