文献

J-GLOBAL ID：201702219937090021   整理番号：17A0143941

ディジタルプリディストーション技術に適した多層フィードフォワード神経回路網のハードウェア実現のための新しい構成可能なFPGAアーキテクチャ【Powered by NICT】

A novel configurable FPGA architecture for hardware implementation of multilayer feedforward neural networks suitable for digital pre-distortion technique

著者 (7件)： Renteria-Cedano J. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Perez-Wences C. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Aguilar-Lobo L. M. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Loo-Yau J. R. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Ortega-Cisneros S. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Moreno P. (Centro de Investigacio ́n y de Estudios Avanzados del I.P.N. Unidad Guadalajara., Av. del Bosque 1145, Colonia El Baji ́o, C. P. 45019, Zapopan, Jalisco, Me ́xico) ,  Reynoso-Hernandez J. A. (Centro de Investigacio ́n Cienti ́fica y Educacio ́n Superior de Ensenada Departamento de Electro ́nica y Telecomunicaciones., Carretera Ensenada-Tijuana No 3918, Zona Playitas 22860, Ensenada, B. C, Me ́xico)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： EuMC  ページ： 854-857  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタルプリディストーション(DPD)法に適した多層フィードフォワードニューラルネットワーク(MFNN)のハードウェア実装のための新しいフィールドプログラマブルゲートアレイ(FPGA)アーキテクチャを提案した。このアーキテクチャは,MFNN(多層フィードフォワードニューラルネットワークの入力層,ニューロンとしきい値関数の異なる数を扱うためにFPGAのソフトウェアによる再構成可能にする単一ニューロン,いくつかの貯蔵ユニットとmultiplexorsから構成されている。この新しいFPGAアーキテクチャは,Virtex-6で見られたものより論理的で資源を持つFPGAを使用することの利点を提供した。この新しいFPGAアーキテクチャの有用性を二つの異なるMFNNで構成されたXilinxからGaNクラスF PAのAM-AMおよびAM-PM特性とVirtex-6FPGAにおけるDoherty電力増幅器のモデルの適用により,5MHz帯域幅の2.1GHz LTE信号を使用することである。FPGA実装で得られた結果は,MATLABの正規化平均二乗誤差(NMSE)を達成する 50dBより良いで計算したデータと比較した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *神経回路網 ,  電力増幅器 ,  正規化 ,  帯域幅 ,  *多層 ,  *FPGA ,  *フィードフォワード ,  窒化ガリウム ,  *計算機アーキテクチャ
準シソーラス用語： 平均二乗誤差 ,  MATLAB ,  再構成可能性 ,  ハードウェア実装 ,  フィードフォワードニューラルネットワーク ,  *ディジタルプリディストーション , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (7件)： ディジタルプリディストーション ,  多層 ,  フィードフォワード ,  神経回路網 ,  ハードウェア ,  FPGA ,  アーキテクチャ