文献

J-GLOBAL ID：201702220685074247   整理番号：17A1961099

パイプラインSARとTDCのA DCにおけるスイッチトキャパシタベースDACの装置限界を打ち破る使用DASアルゴリズム【Powered by NICT】

Use DAS algorithm to break through the device limitations of switched-capacitor-based DAC in an ADC consisting of pipelined SAR and TDC

著者 (3件)： Fu Zhongyi (Department of Electronic Engineering, The Chinese University of Hong Kong, Shatin, Hong Kong Special Administrative Region) ,  Tang Xian (Graduate School at Shenzhen, Tsinghua University, Shenzhen 518055, China) ,  Pun Kong-Pang (Department of Electronic Engineering, The Chinese University of Hong Kong, Shatin, Hong Kong Special Administrative Region)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 138  ページ： 119-125  発行年： 2017年 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： スイッチトキャパシタ離散時間信号処理のための集積回路に広く用いられている。金属-絶縁体-金属(MIM)キャパシタとMOSFETスイッチは,スイッチドキャパシタ(SC)回路のための一般的に使用される。電力消費の限界と回路の帯域幅を与える。例えば,スイッチドキャパシタ(SC)ディジタル-アナログ変換器(DAC)を逐次近似レジスタ(SAR)AD変換器(ADC)の性能を決定する重要な回路ブロックである。本論文では,スイッチトキャパシタベースDACの装置限界を突破する検出とスキップ(DAS)アルゴリズムを用いた設計は粗-細SARA DCアーキテクチャを解析した。最新Vcmベース容量性DAC(CDAC)と比較してことを示している場合,DASアルゴリズムはエネルギーの55%を減少させ,同じ設定と技術6ビット分解能で2MHzから16MHzの有効帯域幅を拡張した。に加えて,DASアルゴリズムを用いた時間-ディジタル変換器(TDC)支援パイプラインSARA DCアーキテクチャを提案した。180nm CMOSプロセスで実現し,10ビット10MS/sプロトタイプは57.8fJ/conv-段階のエネルギー効率を測定した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 計算機アーキテクチャ ,  集積回路 ,  AD変換器 ,  *スイッチ ,  帯域幅 ,  電力消費 ,  DA変換器 ,  *コンデンサ ,  逐次近似 ,  信号処理 ,  分解能 ,  *アルゴリズム ,  *SC回路
準シソーラス用語： CMOSプロセス ,  時間ディジタル変換器 , 【Automatic Indexing@JST】

著者キーワード (9件)： DAS ,  スイッチトキャパシタ ,  CMOSプロセス ,  エネルギー ,  帯域幅 ,  CDAC ,  A DC ,  SAR ,  パイプライン

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： パイプライン ,  SAR ,  TDC ,  DC ,  スイッチトキャパシタ ,  DAC ,  限界 ,  DAS ,  アルゴリズム