文献

J-GLOBAL ID：201702220809733594   整理番号：17A0204239

50MHzデュアルモードバックDC-DCコンバータ【Powered by NICT】

50 MHz dual-mode buck DC-DC converter

著者 (6件)： Zhang Zhang (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Wang Xing (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Yu Wencheng (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Tan Ye (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Yang Yizhong (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Xie Guangjun (School of Electronic Science & Applied Physics, Hefei University of Technology)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 37  号： 8  ページ： 085002-1-085002-5  発行年： 2016年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 50MHz1.8/0.9Vデュアルモードバック型DC-DC変換器を提案した。高周波DC-DCコンバータのためのデュアルモード制御を本論文で軽負荷の変換効率を向上させるために提示される。インダクタは零であり,逆電流による電力損失を減少できると交差するとき,新しい零交差検出器を同期整流トランジスタNMOSをシャットダウンする提案し,トリップ点はIバイアス(バイアス電流)を調節することにより調整した。パルススキッピング変調ループのための新しい論理制御も本論文で提案したが,これは単純な構造と低消費電力の利点を持っている。提案した変換器を,SMIC社の0.18μmポリ6金属混合信号CMOSプロセスで実現した。スイッチング損失,伝導損失と逆電流に関連した損失最適化により,57%の効率が10mAで維持され,71%のピーク効率は1.8~0.9Vの電圧変換と定格運転条件で測定した。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： HF【周波数】 ,  スイッチング損失 ,  電流 ,  デュアルモード制御 ,  最適化 ,  NMOS構造 ,  バイアス ,  零交差 ,  *変換器 ,  改変
準シソーラス用語： CMOSプロセス ,  混合信号 ,  低電力化 ,  バイアス電流 ,  同期整流 ,  電力損失 , 【Automatic Indexing@JST】

著者キーワード (2件)： デュアルモードバックDC-DCコンバータ ,  0クロス検出

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (3件)： デュアルモード ,  バック ,  DC-DCコンバータ