文献

J-GLOBAL ID：201702229611010132   整理番号：17A0238410

28nm技術における低電圧SRAMのための二重尾部センス増幅器【Powered by NICT】

A double-tail sense amplifier for low-voltage SRAM in 28nm technology

著者 (3件)： Chiu Pi-Feng (Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA) ,  Zimmer Brian (Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA) ,  Nikolic Borivoje (Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 181-184  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二重センス増幅器(DTSA)は,従来のSRAMセンス増幅器(SA)に対するドロップイン代替案として設計され,低電圧で強固な読取り動作を可能にすることである。前増幅段階は再生段階の入力を拡大することによって,センス増幅器のオフセット電圧を減少させるのを助ける。自己タイミング再生ラッチタイミング論理を簡単にDTSAは面積オーバヘッドでSAを置換できない。28nm技術での試験チップは,0.44Vで56%誤り率の低減を達成した。提案した方式は,より小さいビット線スイングを示す高速タイミングオプションを用いた市販SRAMと比較してVDDmin還元の50mVを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 誤り率 ,  *センス増幅器 ,  高速度 ,  *SRAM
準シソーラス用語： ビット線 ,  オフセット電圧 ,  *低電圧 , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 低電圧 ,  SRAM ,  尾部 ,  センス増幅器