文献

J-GLOBAL ID：201702244304153427   整理番号：17A0076932

FPGAに基づくデジタル多重化システムの同期技術の研究【JST・京大機械翻訳】

Research on Digital Multiplex System with FPGA

著者 (5件)： He Shaotong (School of Air and Missile Defense,Air Force Engineering University) ,  Xue Lunsheng (School of Air and Missile Defense,Air Force Engineering University) ,  Chen Xihong (School of Air and Missile Defense,Air Force Engineering University) ,  Liu Zan (School of Air and Missile Defense,Air Force Engineering University) ,  Wu Wenyi (School of Air and Missile Defense,Air Force Engineering University)
資料名： Huoli Yuzhihui Kongzhi  (Huoli Yuzhihui Kongzhi)
巻： 41  号： 8  ページ： 37-40,46  発行年： 2016年 
JST資料番号： C2930A  ISSN： 1002-0640  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： データの大容量通信がしばしば同期問題に直面するため、失敗の問題に直面し、デジタル多重システムの動作原理を分析し、收発端の高精度時計基準同期方法の時計校正への応用、および同期とフレーム同期の典型的な同期技術を検討した。FPGAによるシミュレーションにより,データの多重化プロセスを検証した。データ通信は送受信同期技術の確立に依存しており,送受信機の同期化,ビット同期,フレーム同期を多重システムの異なる部分に適用することにより,送受信機のデータ転送の同期を実現することができると考えられる。衛星の双方向時間アラインメント法は,高精度時計を効果的に較正することができ,キャリブレーション精度は0.5NSよりも優れている。デジタルロックは自動的に収クロックをキャリブレーションの状態に較正することができ,ビット同期を効果的に実現することができる。各フレームにおいてフレーム同期信号を加えることによって,各フレームにおけるデータ送信状態を自動的に判断することができる。FPGA技術はデータシミュレーションに良好なプラットフォームを提供し、ゼロ信号の抽出とデータフレーム同期の多重のシミュレーションを完成させ、期待効果を達成した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： データ通信 ,  *ディジタル方式 ,  アラインメント ,  送受信機 ,  *多重化 ,  クロック ,  ビット同期 ,  通信 ,  フレーム同期 ,  *FPGA ,  データ転送 ,  データ伝送 ,  高精度 ,  測時機
準シソーラス用語： 動作原理 ,  大容量 , 【Automatic Indexing@JST】

著者キーワード (5件)： synchronous digital multiplexing ,  bit synchronization ,  frame synchronization ,  TWTT ,  FPGA

分類 (3件)： 移動通信  (ND08030H) ,  信号理論  (ND02020G) ,  論理回路  (NC05070B)

タイトルに関連する用語 (4件)： FPGA ,  デジタル ,  多重化 ,  研究