文献
J-GLOBAL ID:201702248283519712   整理番号:17A0085402

抵抗変化型スイッチング電子シナプスによる確率論的グラフモデルを訓練する

Training a Probabilistic Graphical Model With Resistive Switching Electronic Synapses
著者 (9件):
資料名:
巻: 63  号: 12  ページ: 5004-5011  発行年: 2016年 
JST資料番号: C0222A  ISSN: 0018-9383  CODEN: IETDAI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ディープラーニングとデータマイニングの現行の大規模実装は,何千ものプロセッサーと大量のオフチップ・メモリーを要し,何ギガジュールものエネルギーを消費する。ナノスケール2端子抵抗変化型スイッチングメモリー・デバイスのような新しいメモリー技術は,粒子の細かい分布した並列アーキテクチャーを持ち,オンチップの共同場所処理とメモリーを可能とする,小型で,スケーラブルで,低電力の代替案を提供する。ここでは,ディープネットワークにおける教師なし学習の重要要素として生成的な確率論的グラフモデルである,制限付きBoltzmannマシン(RBM)の実装と訓練への,抵抗変化型メモリー・デバイスの使用を初めて報告した。90個の抵抗変化型相変化メモリー(PCM)素子で実現され,コントラスティブ・ダイバージェンス・アルゴリズムの生体模倣版で訓練された45シナプスのRBMを実験的に実証し,HebbとアンチHebbの重み付け更新を実行した。この抵抗変化型PCMデバイスは,30エポック以上で訓練された紛失画素パターン完成課題において,非訓練の場合に比べて,2倍から10倍のエラー率減少を示した。このPCMデバイスによるプログラミング・エネルギー消費測定値はエポック当たり6.1nJで,従来のプロセッサー・メモリー系の約1/150であった。学習性能の,サイクル間変化とPCMアナログメモリー・デバイスにおける順次レベル数への依存性を解析し論じた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  人工知能 

前のページに戻る