文献

J-GLOBAL ID：201702257081012908   整理番号：17A0097006

冗長ベルに基づくパイプラインADCのキャリブレーション技術【JST・京大機械翻訳】

A Calibration Technique for Pipeline ADC Based on Redundant Stage

著者 (3件)： Yan Zhenhua (School of Electronic and Information Engineering, South China University of Technology) ,  Li Bin (School of Electronic and Information Engineering, South China University of Technology) ,  Wu Zhaohui (School of Electronic and Information Engineering, South China University of Technology)
資料名： Weidianzixue  (Weidianzixue)
巻： 46  号： 5  ページ： 595-598  発行年： 2016年 
JST資料番号： C2386A  ISSN： 1004-3365  CODEN： WEIDFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,冗長性ベルに基づくパイプラインADCの後端部キャリブレーション技術を提案し,高精度のパイプライン冗長度の代わりにADCを用いて,パイプラインADCの各部分のキャリブレーションを行い,全体のADCに対するキャリブレーションを置換し,キャリブレーションシステムを同期させないようにした。それは,従来のキャリブレーションシステムにおける主信号経路と参照ADC信号経路の間の非同期を解決した。/ SIMULINKにおける16ビットのサンプリング周波数と10MS/Sのサンプリング周波数を有するパイプラインADCのシミュレーション結果は,入力信号の周波数が4.760MHZであるときに,キャリブレーションが実行されることを示した。パイプラインADCの有効ビットとスプリアスのダイナミックレンジは,それぞれ,9.37ビットと15.32DBから15.32DBと99.55DBに増加した。さらに,FPGAハードウェア検証の結果は,パイプラインADCの有効ビットとスプリアスのダイナミックレンジがそれぞれ12.73ビットと98.62DBであることを示し,このアルゴリズムの実現可能性を示した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 周波数 ,  冗長性 ,  アルゴリズム ,  *ダイナミックレンジ ,  シミュレーション ,  FPGA ,  冗長度 ,  ハードウェア
準シソーラス用語： 入力信号 ,  サンプリング周波数 ,  Simulink ,  高精度 ,  *パイプラインADC , 【Automatic Indexing@JST】

著者キーワード (4件)： Adaptive LMS ,  Redundant sub-stage ,  Back-end digital calibration ,  Pipeline ADC

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： 冗長 ,  ベル ,  パイプラインADC ,  キャリブレーション