文献

J-GLOBAL ID：201702257170559276   整理番号：17A0680897

ラダーベースの時間領域コンパレータを有する0.9V 2.72μW 200kS/s SAR ADC

A 0.9 V 2.72 μW 200 kS/s SAR ADC with ladder-based time-domain comparator

著者 (8件)： Yang Xiaolin (Institute of VLSI Design, Zhejiang University) ,  Zhou Yin (Institute of VLSI Design, Zhejiang University) ,  Tang Lihan (Institute of VLSI Design, Zhejiang University) ,  Dong Yangtao (Institute of VLSI Design, Zhejiang University) ,  Zhao Menglian (Institute of VLSI Design, Zhejiang University) ,  Deng Lin (Institute of VLSI Design, Zhejiang University) ,  Wu Xiaobo (Institute of VLSI Design, Zhejiang University) ,  Zhu Xiaolei (Institute of VLSI Design, Zhejiang University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 14  号： 5  ページ： 20170003(J-STAGE)  発行年： 2017年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,新しいラダーベースの時間領域比較器を備えた200kS/sの12ビット逐次比較型ADCを提案した。提案した比較器は,差動マルチラダー段を利用して利得および雑音性能が改善した。このチップは標準の0.18μmCMOS技術で設計し,製作し,面積は0.127mm²であった。0.9Vの電源電圧で,ADCは200kS/sのサンプリングレートで2.72μWを消費した。測定した信号対雑音+歪比(SNDR)およびスプリアスフリーダイナミックレンジ(SFDR)は,それぞれ61.6dBおよび66.1dBであり,有効ビット数(ENOB)が9.9ビットであり,対応する性能係数(FOM)が28fJ/conv-stepであった。(翻訳著者抄録)

シソーラス用語： *AD変換器 ,  *コンパレータ ,  *信号特性 ,  速度 ,  雑音特性 ,  ダイナミックレンジ ,  符号 ,  性能指数
準シソーラス用語： *SAR-ADC ,  サンプリングレート ,  *時間領域 ,  性能係数 ,  有効ビット数 ,  SNDR ,  SFDR

著者キーワード (3件)： bio-medical devices ,  SAR ADC ,  time-domain comparator

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

引用文献 (10件)：

• [1] R. F. Yaziciogluet al.: “A 60 μW 60 nV/Hz readout front-end for portable biopotential acquisition systems,” IEEE J. Solid-State Circuits 42 (2007) 1100 (DOI: 10.1109/JSSC.2007.894804).
• [2] R. F. Yaziciogluet al.: “A 200 μW eight-channel EEG acquisition ASIC for ambulatory EEG systems,” IEEE J. Solid-State Circuits 43 (2008) 3025 (DOI: 10.1109/JSSC.2008.2006462).
• [3] D. D. Heet al.: “A 58 nW ECG ASIC with motion-tolerant heartbeat timing extraction for wearable cardiovascular monitoring,” IEEE Trans. Biomed. Circuits Syst. 9 (2015) 370 (DOI: 10.1109/TBCAS.2014.2346761).
• [4] N. Van Helleputteet al.: “A 345 μW multi-sensor biomedical SoC with bio-impedance, 3-channel ECG, motion artifact reduction, and integrated DSP,” IEEE J. Solid-State Circuits 50 (2015) 230 (DOI: 10.1109/JSSC.2014.2359962).
• [5] M. Liu, et al.: “A 7.1 fJ/conv.-step 88 dB-SFDR 12 b SAR ADC with energy-efficient swap-to-reset,” ESSCIRC Conf. 42nd European Solid-State Circuits Conf. (2016) (DOI: 10.1109/ESSCIRC.2016.7598328).

タイトルに関連する用語 (5件)： ラダー ,  時間領域 ,  コンパレータ ,  SAR ,  ADC