文献

J-GLOBAL ID：201702257387341591   整理番号：17A0181899

近しきい値電圧計算のための最小高さ標準セルを用いた完全ディジタルオンチップメモリ【Powered by NICT】

Fully digital on-chip memory using minimum height standard cells for near-threshold voltage computing

著者 (3件)： Shiomi Jun (Department of Communications and Computer Engineering, Kyoto University, Kyoto, Japan) ,  Ishihara Tohru (Department of Communications and Computer Engineering, Kyoto University, Kyoto, Japan) ,  Onodera Hidetoshi (Department of Communications and Computer Engineering, Kyoto University, Kyoto, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： PATMOS  ページ： 44-49  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近しきい値電圧計算のための伝統的なオンチップSRAMの代替として標準セルベースメモリ(SCM)を提案した。最小高さスタンダードセルを用いた面積とエネルギー効率に焦点を当てた。従来のSCMとは異なり,提案したSCMはターゲット技術の論理設計則で許容される最小可能セル高さのスタンダードセルを有していた。本論文では,動的なエネルギ消費を低減するエネルギー効率の良い読出しと書込み方式を提案した。65nm FDSOI技術を用いたポストレイアウトシミュレーションにより,提案したSCMは5.9μm~2ビット(592F~2ビット)の面積効率,技術SCMの状態のそれ以下を達成することを示した。結果はまた,供給電圧スケーリングとバックゲートバイアス技術は,SCMに適用した場合のエネルギー消費がさらに改善されることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *エネルギー効率 ,  論理設計 ,  SRAM ,  エネルギー消費
準シソーラス用語： 電圧スケーリング ,  面積効率 ,  *オンチップ ,  *閾値電圧 , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： しきい値電圧 ,  計算 ,  高さ ,  標準セル ,  ディジタル ,  オンチップメモリ