文献

J-GLOBAL ID：201702257403308881   整理番号：17A0054851

低電圧CMOSプロセスにおける高電圧耐性と正確な電荷平衡神経刺激装置【Powered by NICT】

A High-Voltage-Tolerant and Precise Charge-Balanced Neuro-Stimulator in Low Voltage CMOS Process

著者 (2件)： Luo Zhicong (Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan) ,  Ker Ming-Dou (Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan)
資料名： IEEE Transactions on Biomedical Circuits and Systems  (IEEE Transactions on Biomedical Circuits and Systems)
巻： 10  号： 6  ページ： 1087-1099  発行年： 2016年 
JST資料番号： W1885A  ISSN： 1932-4545  CODEN： ITBCCW  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,0.18μmの1.8kV~4.3V CMOSプロセスで4×V_DD神経刺激装置を紹介した。自己適応バイアス技術と積層MOS配置は電気的過剰ストレスとゲート酸化膜信頼性問題からトランジスタを防ぐために使用される。パワーオン保護を有する高電圧耐性レベルシフタは神経刺激装置を駆動するために使用されている。12V電源の3000μA二相性刺激百万百まで周期的サイクルの信頼性測定は,提案した神経刺激装置がロバストであることを実証した。二重キャリブレーションループと漏れ電流補償を用いた新しい電流メモリセルを用いることにより達成される正確な電荷バランス。電荷不整合は全ての刺激電流範囲(200-300 μA)で0.25%であった。残留平均dc電流が短絡術後6.6以下nAである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電荷 ,  漏れ電流 ,  不整合 ,  バイアス ,  電流 ,  記憶素子 ,  ロバスト性 ,  *CMOS
準シソーラス用語： 信頼性測定 ,  レベルシフター ,  ゲート酸化膜 ,  積層 ,  *神経刺激装置 ,  *CMOSプロセス ,  *低電圧 , 【Automatic Indexing@JST】

分類 (1件)： 脳・神経系モデル  (EL02050C)

タイトルに関連する用語 (6件)： 低電圧 ,  CMOSプロセス ,  高電圧 ,  耐性 ,  電荷平衡 ,  神経刺激装置