文献

J-GLOBAL ID：201702268172003878   整理番号：17A0417473

モバイルSoC性能のための最適化されたパワー供給ネットワークを用いた3.4~10nm FinFET2.8GHzトリ歯車デカコアCPU錯体【Powered by NICT】

3.4 A 10nm FinFET 2.8GHz tri-gear deca-core CPU complex with optimized power-delivery network for mobile SoC performance

著者 (30件)： Mair Hugh (MediaTek, Austin, TX, United States of America) ,  Wang Ericbill (MediaTek, Hsinchu, Taiwan) ,  Wang Alice (MediaTek, Hsinchu, Taiwan) ,  Kao Ping (MediaTek, Hsinchu, Taiwan) ,  Tsai Yuwen (MediaTek, Hsinchu, Taiwan) ,  Gururajarao Sumanth (MediaTek, Austin, TX, United States of America) ,  Lagerquist Rolf (MediaTek, Austin, TX, United States of America) ,  Son Jin (MediaTek, Austin, TX, United States of America) ,  Gammie Gordon (MediaTek, Austin, TX, United States of America) ,  Lin Gordon (MediaTek, Hsinchu, Taiwan) ,  Thippana Achuta (MediaTek, Austin, TX, United States of America) ,  Li Kent (MediaTek, Austin, TX, United States of America) ,  Rahman Manzur (MediaTek, Austin, TX, United States of America) ,  Kuo Wuan (MediaTek, Hsinchu, Taiwan) ,  Yen David (MediaTek, Hsinchu, Taiwan) ,  Zhuang Yi-Chang (MediaTek, Hsinchu, Taiwan) ,  Fu Ue (MediaTek, Hsinchu, Taiwan) ,  Wang Hung-Wei (MediaTek, Hsinchu, Taiwan) ,  Peng Mark (MediaTek, San Jose, CA, United States of America) ,  Wu Cheng-Yuh (MediaTek, Hsinchu, Taiwan) ,  Dosluoglu Taner (Endura Technologies, San Diego, CA, United States of America) ,  Gelman Anatoly (Endura Technologies, San Diego, CA, United States of America) ,  Dia Daniel (MediaTek, Hsinchu, Taiwan) ,  Gurumurthy Girishankar (MediaTek, Hsinchu, Taiwan) ,  Hsieh Tony (MediaTek, Hsinchu, Taiwan) ,  Lin WX (MediaTek, Hsinchu, Taiwan) ,  Tzeng Ray (MediaTek, Hsinchu, Taiwan) ,  Wu Jengding (MediaTek, Hsinchu, Taiwan) ,  Wang CH (MediaTek, Hsinchu, Taiwan) ,  Ko Uming (MediaTek, Hsinchu, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 56-57  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,スマートフォン応用のための10nm FinFETモバイルSoCに取込まれた不均一トリクラスタデカコアCPU錯体の論理および回路設計上の特徴を述べた。ヘリオX20[1]と同様に,デカコア計算機能はARMv8a CPUの三つの分離したクラスタを含んでいた。高性能(HP)クラスタが最も電力効率の良い順序外皮質A73CPUを組み込むために更新され,最大周波数2.8GHzで動作する。X20では,低電力(LP)と超低電力(ULP)クラスタは異なる実装流を伴う皮質CA53を利用したが,この研究では,新しい皮質CA35CPU(Fig.3.4.1)に基づく%以上の電力効率の良いULP解を達成した。さらに,LPクラスタはHPクラスタよりも電力効率ULPまたは%より%以上の性能を達成する,拡張現実感と仮想現実感を含む最適持続可能な性能/電力応用のための(AR/VR)。Fig.3.4.7,金型写真は三CPUクラスタを明らかにした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力応用 ,  皮質 ,  複合現実感 ,  回路設計 ,  *携帯電話 ,  錯体 ,  バーチャルリアリティ ,  クラスタ ,  スマートフォン ,  電力効率 ,  *最適化 ,  拡張現実感
準シソーラス用語： 超低消費電力 ,  低電力化 ,  *FinFET ,  *システムオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (9件)： モバイル ,  SOC ,  最適化 ,  パワー ,  トリ ,  歯車 ,  コア ,  CPU ,  錯体