文献

J-GLOBAL ID：201702268198362218   整理番号：17A0279344

完全集積化神経調節SoCのためのスパイク検出器の設計【Powered by NICT】

Design of a spike detector for fully Integrated Neuromodulation SoC

著者 (5件)： Raja K. (ECE, Excel Engineering College, Komarapalayam-637303, Namakkal (Dt), Tamil Nadu, India) ,  Saravanan S. (EEE, Muthayammal Engineering College, Rasipuram-637408, Namakkal (Dt), Tamil Nadu, India) ,  Malini P. (ECE, Excel Engineering College, Komarapalayam-637303, Namakkal (Dt), Tamil Nadu, India) ,  Raveena V. (Excel Engineering College, Komarapalayam-637303, Namakkal (Dt), Tamil Nadu, India) ,  Praveena R. Sai (Excel Engineering College, Komarapalayam-637303, Namakkal (Dt), Tamil Nadu, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCO  ページ： 341-345  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 神経調節SoCのための提案された新しいスパイク検出器を提案した。設計したSoCは,ディジタル圧縮とシミュレーション64収集チャネルを組み合わせたものである。本研究の目的は,事象検出器のためのスパイク検出器を設計することである。文献では,いくつかの設計は,1.8V以上の電源電圧で90nm以上の技術を用いた利用スパイク検出器は非線形エネルギー演算子から構成され,移動平均フィルタ,パイプラインステージ,乗算器のような処理要素,加算器とコンパレータ。設計は電極の動き,皮膚インピーダンスなどのような生理学的パラメータに依存するイベント検出器のための適応しきい値化を支持する。本研究では,65nmと45nmにおける設計を提案し,システムは,電力消費は1V以下の電源電圧で動作する。技術は効率的であることを設計が可能になる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： チャネル ,  乗算器 ,  *検出器 ,  生理学 ,  加算器 ,  ディジタル方式 ,  コンパレータ ,  シミュレーション ,  電力消費 ,  フィルタ
準シソーラス用語： 電源電圧 ,  イベント検出 ,  *システムオンチップ ,  *神経調節 , 【Automatic Indexing@JST】

分類 (2件)： その他の電子回路  (NC05090X) ,  論理回路  (NC05070B)

タイトルに関連する用語 (6件)： 集積化 ,  神経調節 ,  SOC ,  スパイク ,  検出器 ,  設計