文献
J-GLOBAL ID:201702268458283981   整理番号:17A0417548

IoTとウェアラブル応用のための14nmトライゲート/FinFET技術で合成されたディジタル時間変換器を用いた13.6A2.4GHz WLANディジタル極性送信機【Powered by NICT】

13.6 A 2.4GHz WLAN digital polar transmitter with synthesized digital-to-time converter in 14nm trigate/FinFET technology for IoT and wearable applications
著者 (22件):
資料名:
巻: 2017  号: ISSCC  ページ: 226-227  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Mooreの法則から利益を得ると形状因子と有効電力消費を最小化するために,ディジタル豊富なSoCは最先端技術ノードにおける統合すべきである。トランシーバは異なる技術ノードに統合されるならば,マルチチップソリューションが求められ,システムコストと形状因子を増加している。伝統的無線アーキテクチャは,高品質受動部品の広範な使用,大きなシリコン面積を使用するかプロセス制限のために有効ではない可能性を必要とする。市場への高速時間も迅速設計サイクルを必要とし,標準ディジタル細胞の広範な利用と配置に対しても自動配置配線ツールである優先[1]。提案した送信機は,フリップチップパッケージ上に実装された整合回路網を用いて合成したディジタル時間変換器(DTC)広帯域位相変調器,全ディジタルPLLとディジタルPAと極性アーキテクチャを活用IoTとウェアラブルSoCのための14nmゲート/FinFET技術における単一チップ統合を可能にした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  半導体集積回路 

前のページに戻る