文献

J-GLOBAL ID：201702280431770472   整理番号：17A0829025

抵抗変化型不揮発性メモリ素子を用いたメモリ計算のための面積制約技術マッピング【Powered by NICT】

Area-constrained technology mapping for in-memory computing using ReRAM devices

著者 (3件)： Bhattacharjee Debjyoti (School of Computer Science and Engineering, Nanyang Technological University, Singapore) ,  Easwaran Arvind (School of Computer Science and Engineering, Nanyang Technological University, Singapore) ,  Chattopadhyay Anupam (School of Computer Science and Engineering, Nanyang Technological University, Singapore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASP-DAC  ページ： 69-74  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 抵抗RAM(ReRAM)のようなインメモリ計算プラットフォームはデータ集中型アプリケーションに対する自然利点を提供した。天然ブール演算を実行するためのデータ局所性と能力の利点は神経形態学的計算,連想記憶に基づく計算,算術ベンチマークと汎用プログラマブルロジックインメモリ計算の範囲での複数のコンテキストにおける顕著な性能利点のために利用した。これらの進歩にもかかわらず,インメモリ計算を支える設計自動化ツールはまだ初期段階にある。本研究では,初めて,ReRAMデバイスの任意面積制約下での遅延を最小化する問題を研究した。整数線形計画(ILP)定式化として地域的制約のある遅延最小化の問題を定式化し,さらにスケーラビリティ及び最適性能に近い解を提供する発見的方法を提案した。領域を制限されマッピング技術マッピングを解き明かす有意に大きな設計空間トレードオフ可能にする。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ベンチマーク ,  定式化 ,  局所性 ,  *不揮発性メモリ ,  発見的方法 ,  自動設計 ,  応用プログラム ,  連想記憶方式 ,  *記憶装置 ,  整数線形計画法 ,  演算
準シソーラス用語： 設計空間 ,  神経形態学 ,  ReRAM ,  *テクノロジーマッピング , 【Automatic Indexing@JST】

分類 (3件)： 人工知能  (JE08000Z) ,  光通信方式・機器  (ND10000B) ,  オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (7件)： 抵抗変化 ,  不揮発性 ,  メモリ素子 ,  計算 ,  面積 ,  制約 ,  技術マッピング