文献

J-GLOBAL ID：201802288363009826   整理番号：18A0198938

FPGAに実装されたコンパレータ準安定性を考慮した確率的フラッシュA DC【Powered by NICT】

Stochastic flash ADC considering comparator metastability implemented in FPGA

著者 (2件)： Irfansyah Astria Nur (Institut Teknologi Sepuluh Nopember, Surabaya, Indonesia) ,  Kusuma Hendra (Institut Teknologi Sepuluh Nopember, Surabaya, Indonesia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICACOMIT  ページ： 75-79  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： コンパレータ準安定性の存在と確率的フラッシュA DCの実現を扱い,フィールドプログラマブルゲートアレイ。確率的フラッシュA DCはコンパレータ閾値変動を利用し,簡単で高デジタル構造で実現できる。はそのような設計はコンパレータ準安定する傾向であることを示し,状況を処理する簡単な手段として平均化スキームを提案した。FPGAに基づくプロトタイプシステムからの実験結果は,平均化法の有効性を示す,98kHzのサンプリング速度で22.24dBの最大SNDRが得られた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *コンパレータ ,  ディジタル方式 ,  *FPGA
準シソーラス用語： SNDR ,  サンプリング速度 ,  *準安定性 , 【Automatic Indexing@JST】

分類 (2件)： 電力変換器  (NB08030B) ,  電動機  (NB07030U)

タイトルに関連する用語 (7件)： FPGA ,  実装 ,  コンパレータ ,  準安定性 ,  確率 ,  フラッシュ ,  DC