特許

J-GLOBAL ID：200903065032864686

半導体集積回路

発明者： 丹沢 徹 ,  羽鳥 文敏
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-113438
公開番号（公開出願番号）：特開2005-302839
出願日： 2004年04月07日
公開日（公表日）： 2005年10月27日
要約：

【課題】LSIに形成されている容量素子の容量値を測定する際に、LSI外部の高価な容量値測定テスタを用いることなく、間接的に容量値測定を行う。【解決手段】第1抵抗素子の抵抗値R1と、遅延時間が抵抗素子と容量素子に依存する遅延回路3aの遅延時間を測定して、抵抗素子の設計値からのずれと遅延時間の設計値からのずれから容量素子の容量値の設計値からのずれを推定する。この結果に基づいて、内部回路5に用いられている抵抗素子の抵抗値および/または容量素子の容量値を補正するトリミングデータを生成し、データ保持回路6に格納しておく。【選択図】 図1

請求項（抜粋）：

抵抗素子および容量素子を有する内部回路と、 前記内部回路の抵抗素子および容量素子と同じ材料の抵抗素子および容量素子を用いた遅延回路および/または発振回路を有するテスト用回路と、 前記内部回路の抵抗素子の抵抗値および容量素子の容量値を、前記テスト用回路の遅延回路の遅延時間または発振回路の発振周期として間接的に測定したデータに基づく前記内部回路の容量素子の容量値を補正するための容量値補正データを格納するデータ保持回路 とを具備することを特徴とする半導体集積回路。

IPC (4件)：

H01L21/822 ,  G01R31/28 ,  H01L21/66 ,  H01L27/04

FI (4件)：

H01L27/04 T ,  H01L21/66 Y ,  H01L27/04 V ,  G01R31/28 V

Fターム (28件)：

2G132AA13 ,  2G132AD03 ,  2G132AK07 ,  2G132AK29 ,  2G132AL32 ,  4M106AA02 ,  4M106AB12 ,  4M106BA14 ,  4M106CA10 ,  4M106CA11 ,  4M106DJ38 ,  5F038AC05 ,  5F038AV03 ,  5F038AV06 ,  5F038AV08 ,  5F038AV15 ,  5F038BG02 ,  5F038BG06 ,  5F038CD06 ,  5F038CD09 ,  5F038CD16 ,  5F038DF08 ,  5F038DT02 ,  5F038DT04 ,  5F038DT12 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 容量測定方法及び容量測定装置
  公報種別：公開公報   出願番号：特願2000-151494   出願人：コニカ株式会社
• 発振回路
  公報種別：公開公報   出願番号：特願平6-195827   出願人：株式会社東芝