特許

J-GLOBAL ID：200903066816481992

半導体メモリ

発明者： 丹沢 徹 ,  田中 智晴 ,  竹内 健
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-138529
公開番号（公開出願番号）：特開平10-334700
出願日： 1997年05月28日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 十分な書き込み電位を全ワ-ド線に与え、書き込みテストを行う。【解決手段】 コマンドレジスタ20は、一括書き込みテストモ-ドを認識すると、クロック発生回路13に当該モ-ドを認識したことを示す信号FW,FWBを出力する。クロック発生回路13は、一括書き込みテストモ-ドのとき、通常動作モ-ド時に生成されるクロック信号よりも長い周期を有するクロック信号OSCを発生する。クロック信号OSCは、ロウデコ-ダ(ワ-ド線電位制御回路)12に与えられ、ロウデコ-ダ12の動作を制御する。ロウデコ-ダ12は、全てのワ-ド線に十分な書き込み電位VPPを供給する。

請求項（抜粋）：

電気的に書き換え可能な複数のメモリセルがマトリックス状に配置されたメモリセルアレイと、動作モ-ドに応じて前記複数のメモリセルのワ-ド線に所定の電位を供給するロウデコ-ダと、前記ロウデコ-ダを駆動するクロック信号を発生するクロック発生回路と、前記動作モ-ドを認識し、その認識結果を前記クロック発生回路に与えるコマンドレジスタとを具備し、前記クロック発生回路は、前記動作モ-ドが前記複数のメモリセルの全てを一括選択するモ-ドである場合に、通常動作モ-ド時に発生するクロック信号の周期よりも長い周期を有するクロック信号を発生することを特徴とする半導体メモリ。

IPC (4件)：

G11C 29/00 673 ,  G01R 31/28 ,  G11C 16/04 ,  G11C 16/06

FI (4件)：

G11C 29/00 673 P ,  G01R 31/28 B ,  G11C 17/00 622 E ,  G11C 17/00 633 D

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-295362   出願人：日本電気株式会社