特許
J-GLOBAL ID：201103002459285365
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：特許公報
出願番号（国際出願番号）：特願平6-218031
公開番号（公開出願番号）：特開平8-063988
特許番号：特許第3176011号
出願日： 1994年08月19日
公開日（公表日）： 1996年03月08日
請求項（抜粋）：
【請求項1】メモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルを制御するためのメモリセル制御手段とを備えた半導体記憶装置において、前記メモリセル制御手段を構成するスイッチング回路は、第1のMOSトランジスタのソース電極と第2のMOSトランジスタのドレイン電極が接続され、前記第1のMOSトランジスタのゲート電極と前記第2のMOSトランジスタのゲート電極が接続さた電荷転送回路と、前記第1のMOSトランジスタのソース電極及び前記第2のMOSトランジスタのドレイン電極に活性化されてバイアス電圧を印加するバイアス回路とからなり、前記バイアス回路を活性化し、前記第1のMOSトランジスタのドレイン電極と前記第2のMOSトランジスタのソース電極を電気的に切り離し、前記バイアス回路を非活性化し、前記第1のMOSトランジスタのドレイン電極と前記第2のMOSトランジスタのソース電極を電気的に接続し、待機中は、前記バイアス回路は非活性化されていることを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
