特許
J-GLOBAL ID：200903030912565620

不揮発性半導体記憶装置

発明者：
ヘミンク・ゲルトヤン

ヘミンク・ゲルトヤン について

, 
丹沢 徹

丹沢 徹 について

, 
田中 智晴

田中 智晴 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-266038
公開番号（公開出願番号）：特開2005-011521
出願日： 2004年09月13日
公開日（公表日）： 2005年01月13日
要約：
【課題】 十分な書き込み電圧Vppマージンを確保することができると共に、メモリセルのしきい値分布幅を狭くすることができ、かつ高速に電子注入を行うことができる。【解決手段】 半導体層上に浮遊ゲートと制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有し、制御ゲートと半導体層との間にしきい値変動パルスを時間Δtの間印加するしきい値変動動作と、メモリセルのしきい値変動パルス印加後の状態を検知するしきい値ベリファイ動作とを、メモリセルのしきい値が所望の値に達するまで繰り返すEEPROMにおいて、しきい値変動パルスを、しきい値変動動作の度にパルス波高増分ΔVppだけ高め、所望のしきい値に達したメモリセルのしきい値分布幅が|ΔVpp|となるように電気的にデータ書き込みを行う。【選択図】 図2
請求項（抜粋）：
半導体層と制御ゲートの間に容量結合する電荷蓄積層を備えて構成された電気的書き替え可能なメモリセルと、 前記メモリセルのしきい値を制御するしきい値制御手段であって、前記メモリセルのしきい値を変動させるために前記制御ゲートと前記半導体層との間に電圧パルスを印加する第1のステップと、前記電圧パルスの印加後に前記メモリセルのしきい値を検出する第2のステップとを、前記メモリセルのしきい値が所望のしきい値に達するまで前記電圧パルスの電圧を一定の電圧変動分ずつ高めながら繰り返すしきい値制御手段と、 を備え、 前記電圧変動分は、前記電圧パルスを印加した時に前記メモリセルのしきい値がほぼ前記電圧変動分だけ変動されるように設定され、且つ少なくとも前記メモリセルのしきい値が前記所望のしきい値に達するときに、前記電圧パルスの印加によって前記メモリセルのしきい値が前記電圧変動分だけ変動するように、前記電圧パルスの初期値が設定されてなることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
G11C16/02 ,  G11C16/04
FI (4件)：
G11C17/00 611E ,  G11C17/00 611A ,  G11C17/00 622E ,  G11C17/00 641
Fターム (12件)：
5B125BA01 ,  5B125BA19 ,  5B125CA14 ,  5B125CA16 ,  5B125DB08 ,  5B125DB12 ,  5B125DB13 ,  5B125DB19 ,  5B125EA05 ,  5B125EC06 ,  5B125FA02 ,  5B125FA05
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM